CW1143CLAS（赛微 CW1143C‑CLAS）应用电路

CW1143CLAS：SSOP‑28，11‑14 串锂离子硬件保护芯片，过充 4.25V，过放 2.70V，带被动均衡、充放电过流、短路、NTC 温度保护、断线检测、电子锁，两轮车 / 锂电包硬件 BMS 保护 IC广东赛微微...。

重要：CLAS 为锂电版本；CLBS 参数略有差异，不要混用。

一、关键引脚简要（SSOP‑28）广东赛微微...

表格

引脚	名称	说明
28	VDD	芯片电源，接电池总正 PACK+
1	VSS	芯片地，接电池总负 B‑
2‑15	VC1~VC14	电芯电压采样，VC1 接 B‑侧第一节，VC14 接最高电芯；每串串 100R 电阻，VCx‑VSS 并 0.1μF
16	VM	充放电端口检测，禁止接电容，接 PACK‑
17	CS	电流采样，接采样电阻 Rcs 两端，RC‑R 结构
18	CIT	过流延时电容，典型 0.1μF；决定过流 1 / 过流 2 延时
19	SEL	串数选择电阻到 VSS：11 串 10k；12 串 200k；13 串 510k；14 串悬空
20	RCOT	充电高温保护设置电阻
21	RDOT	放电高温保护设置电阻
22	RUT	充放电低温保护设置电阻
23	CO	充电 MOS 驱动输出
24	DO	放电 MOS 驱动输出
25	CCTL	充电控制（可选电子锁）
26	DCTL	放电控制（电子锁）
27	CIT	保留

二、14 串同口典型应用电路要点（最常用）广东赛微微...

充放电同口：PACK + 为总正；PACK‑为充放电公共负端；采样电阻 Rcs 串联在 B‑与 PACK‑之间。

电芯采样回路 VC1‑VC14
- 每一路 VCx → 串联100Ω 电阻接到对应电芯正极；
- VCx 与 VSS 之间对地并联0.1μF MLCC；
- 14 串模式：SEL 引脚悬空；
- 少于 14 串：多余高位 VC 引脚相互短接，SEL 接对应电阻到 VSS。
功率 MOS 部分（N 沟 MOS）
- CO → 充电 MOS 管 G 极；DO → 放电 MOS 管 G 极；
- MOS G‑S 之间必须并联100kΩ 下拉电阻；
- 充电 MOS、放电 MOS 源极接在一起，接到PACK‑；漏极接采样电阻 Rcs。
功率 MOS 选型：耐压≥80V，根据电流选 Rdson。
电流采样 CS 引脚（RC‑R 网络）
- Rcs 功率采样电阻放在 B‑ ↔ PACK‑之间；
- CS 引脚：CS + 接 Rcs 靠近 B‑侧；CS‑接 Rcs 靠近 PACK‑侧；
- 每一路串联 100Ω 电阻，CS + 与 CS‑之间并联 0.1μF 电容（RCR 滤波）；
- VM 引脚直接接 PACK‑，严禁对地接电容。
延时设置 CIT 引脚
- CIT 到 VSS 接0.1μF，过流 1≈1.1s、过流 2≈110ms；如需改延时：0.01μF (110ms/11ms) /0.22μF (2.4s/240ms) /1μF (11s/1.1s)。
NTC 温度保护电路（103AT NTC，B=3435）
- NTC 放置在电池包内部；NTC 一端接 VSS，另一端分别接 RCOT/RDOT/RUT 引脚；
- RCOT、RDOT、RUT 引脚分别上拉电阻到 VDD，电阻阻值按目标温度对应的 NTC 阻值 ×10 倍取值；
- 不需要某一路温度保护：对应引脚悬空。
均衡电路 芯片内部集成被动均衡开关，VCx 采样引脚内部实现均衡；外部只需要采样电阻电容，不需要外接均衡 MOS。
电子锁功能（DCTL/CCTL） DCTL/CCTL 引脚串联 200k 电阻接外部开关，开关另一端接 VSS；开关断开：锁闭输出；开关闭合到 VSS：恢复输出。不需要电子锁：DCTL、CCTL 直接短接到 VSS。
电源 VDD‑VSS VDD 到 VSS：并联 1μF+0.1μF 陶瓷电容。